cache coherence

在一个有分离缓存的单处理器的共享内存多处理器中，存在一种可能：一个信息在主内存中，并且同时在每一个单处理器的缓存中。其中一个操作数信息发生变化，其他信息也要一起改变。高速缓存一致性就是这样一种确保操作数在整个系统中及时地改变机制。高速缓存一致性的三个标准：1、每一个些操作都是瞬间的。2、所有的进程了解每一个操作数数值改变的次序。3、同的进程可能看到不同的操作数值改变顺序。