flip-flop

时序逻辑是一种使二进制电路设计，它使用一个或多个的输入以及一个或多个的输出，这些状态与规定的规则（部分依赖于先前的状态）有关。每个输入和输出可以达到这两种状态的任一种：逻辑0（低）或逻辑1（高）。　　

使用时序逻辑的电路的普通实例就是触发器，也被称为双稳态门。一个简单的触发器有两种稳定态。触发器直到获得了称为触发信号的输入脉冲后才会稳定它的状态。如果获得了触发信号，触发器的输出会依照制定的规则来改变它的状态，并在获得另外的触发信号之前保持这种状态。　　

有几种不同的触发器电路，例如D触发器、T触发器、J-K触发器和R-S触发器。触发器电路相互连接为包含数字电路（比如存储器芯片和微处理器）的逻辑门形式。　　

时序逻辑与组合逻辑不同。在组合逻辑中，输出状态仅仅依赖于在特定时间的输入状态，而不考虑先前的状态。